Реализация 4-битного параллельного сумматора на микросхеме 7483

Один полный сумматор выполняет сложение двух однобитных чисел и входного переноса. Однако параллельный сумматор — это цифровая схема, способная вычислять арифметическую сумму двух двоичных чисел, длина которых превышает один бит, путем параллельной обработки соответствующих пар битов. Он состоит из полных сумматоров, соединенных в цепочку, где выходной перенос каждого полного сумматора подключен к входному переносу следующего полного сумматора более высокого порядка в цепочке. Для выполнения операции n-битному параллельному сумматору требуется n полных сумматоров. Таким образом, для двухбитного числа требуется два сумматора, для четырехбитного — четыре, и так далее. Параллельные сумматоры обычно включают логику предварительного просмотра переноса, чтобы гарантировать, что распространение переноса между последующими этапами сложения не ограничивает дополнительную скорость.