Verilog, занятие 9, Прутьянов Виктор (12.04.2019)

Лектор - Прутьянов Виктор https://vk.com/vprutyanov Сообщество проекта: https://vk.com/drec_courses Репозиторий с материалами курса: https://github.com/viktor-prutyanov/drec-fpga-intro/wiki Приняли участие в создании: - Филипп Микоян https://vk.com/philalala - Владислав Молодцов https://vk.com/molvlad - Эдгар Казиахмедов https://vk.com/softed Снято на базе студии Физтех-Live при поддержке Фонда Целевого Капитала МФТИ.