Конфигурируемые IP-ядра для DFE современных систем связи - Игорь Кащенко (ЦИТМ Экспонента)
Спикер: Игорь Кащенко, руководитель отдела, ЦИТМ Экспонента ЦИТМ Экспонента занимаемся системами связи и телекоммуникаций, исследуем и разрабатываем алгоритмы ЦОС для DFE современных систем связи. Тема: Конфигурируемые IP-ядра для DFE (digital frontend) современных систем связи. В докладе представили IP-ядра для создания трактов DFE (digital front end) современных систем связи — OFDMex-IP и DUCex-IP/DDCex-IP. Эти IP-ядра решают весь круг задач на конечном и начальном этапе обработки сигналов, поступающих от АЦП и отправляемых на ЦАП. Кроме того, рассмотрели IP-ядро DVB-S2X LDPC DECODERex-IP, позволяющее значительно сократить аппаратные ресурсы, а также новую версию IP-ядра DPDex-IP. 📚 Дополнительные материалы ✅ Статьи на Истовом инженере: · RnD-цикл современных ASIC/SoC глазами тополога https://engineer.yadro.com/article/kak-ustroen-cikl-razrabotki-sovremennyh-mikroshem/ · Опыт автоматизации управления FPGA-стендами для распределенной команды https://engineer.yadro.com/article/fpga-remote/ · Итеративная сборка FPGA-проектов https://engineer.yadro.com/article/iterative-compilation/ · ASIC и FPGA: сорок лет эволюции https://engineer.yadro.com/article/asic-and-fpga-evolution/ ✅ Хабр: · Зачем нужен Design for Testability (DFT) и как его реализуют в FPGA https://habr.com/ru/companies/yadro/articles/1006004/ · Как мы прототипировали контроллер PCI Express от стороннего производителя https://habr.com/ru/companies/yadro/articles/1011186/ · Черная магия FPGA-разработчика: как мы превращаем идеи в железо https://habr.com/ru/companies/yadro/articles/1014630/ 🎧 Послушать: · Подкаст «Битовые маски» с Михаилом Коробковым. Виды FPGA. Разработка на FPGA. Создание FPGA-сообщества https://engineer.yadro.com/podcast/vidy-fpga-razrabotka-na-fpga-sozdanie-fpga-soobshhestva/ · Подкаст «Битовые маски» с Алексеем Коваловым. Верификация аппаратных блоков. UVM. Рынок труда в hardware https://engineer.yadro.com/podcast/verification/
Спикер: Игорь Кащенко, руководитель отдела, ЦИТМ Экспонента ЦИТМ Экспонента занимаемся системами связи и телекоммуникаций, исследуем и разрабатываем алгоритмы ЦОС для DFE современных систем связи. Тема: Конфигурируемые IP-ядра для DFE (digital frontend) современных систем связи. В докладе представили IP-ядра для создания трактов DFE (digital front end) современных систем связи — OFDMex-IP и DUCex-IP/DDCex-IP. Эти IP-ядра решают весь круг задач на конечном и начальном этапе обработки сигналов, поступающих от АЦП и отправляемых на ЦАП. Кроме того, рассмотрели IP-ядро DVB-S2X LDPC DECODERex-IP, позволяющее значительно сократить аппаратные ресурсы, а также новую версию IP-ядра DPDex-IP. 📚 Дополнительные материалы ✅ Статьи на Истовом инженере: · RnD-цикл современных ASIC/SoC глазами тополога https://engineer.yadro.com/article/kak-ustroen-cikl-razrabotki-sovremennyh-mikroshem/ · Опыт автоматизации управления FPGA-стендами для распределенной команды https://engineer.yadro.com/article/fpga-remote/ · Итеративная сборка FPGA-проектов https://engineer.yadro.com/article/iterative-compilation/ · ASIC и FPGA: сорок лет эволюции https://engineer.yadro.com/article/asic-and-fpga-evolution/ ✅ Хабр: · Зачем нужен Design for Testability (DFT) и как его реализуют в FPGA https://habr.com/ru/companies/yadro/articles/1006004/ · Как мы прототипировали контроллер PCI Express от стороннего производителя https://habr.com/ru/companies/yadro/articles/1011186/ · Черная магия FPGA-разработчика: как мы превращаем идеи в железо https://habr.com/ru/companies/yadro/articles/1014630/ 🎧 Послушать: · Подкаст «Битовые маски» с Михаилом Коробковым. Виды FPGA. Разработка на FPGA. Создание FPGA-сообщества https://engineer.yadro.com/podcast/vidy-fpga-razrabotka-na-fpga-sozdanie-fpga-soobshhestva/ · Подкаст «Битовые маски» с Алексеем Коваловым. Верификация аппаратных блоков. UVM. Рынок труда в hardware https://engineer.yadro.com/podcast/verification/